一.電磁干擾EMI問題：
目前廠內常用到的CPU的RADIATION發射普遍比較高.特別是用到較高BUS頻率的HC08系列，如廠內使用的MR32及GP32。CPU輻射成了EMI的瓶頸。
二.PLL部分
PLL鎖相環是將晶振倍頻升成BUS工作頻率的方塊，內部方塊圖見右圖。由于為CPU內高頻部分，它發射了大量的NOISE，我們可以探測到其發射的途徑有兩個：
（1）CPUPLL方塊的自身對外輻射。
（2）通過與PLL連接的TRACE形成的天線對外發射。
此部分的NOISE的特征為尖峰間隔等于內部BUS頻率
7.35MHZ見下圖。
INVERTER CNTL中MR32的
RADIATION干擾
改善對策：
1.加強PLL外接的TRACE的去藕，將CGM方塊單獨的電源VDDA和VSSA的去藕貼片電容104移近CPU PIN腳以減少對TRACE的干擾，
2.晶振移近CPU以減少發射天線.
改善前后效果對比
讀數對比
三.長發射天線發射能力的抑制
在應用中，我們盡量減短與CPU相連的TRACE（發射天線）的長度，使其小于入/4，實際在51151U中，開機排線較長，其遠端離CPU為340MM.并且拔掉排線后輻射圖上有一頻段有明顯下降.
219MHz為干擾頻段中心：
入/4=0.25*1/219MHz=342MM與原端距離相符。
排線天線發射抑制前的RADIATION
排線發射改善：
在開機10P排線的兩端各PIN對GND加102貼片電容，旁路排線上的共模電壓。
加電容抑制長天線發射后效果
四：高頻傳輸線反射及過激的抑制
GP32在51151U應用中，有一PIN腳作為SIN.pwm輸出，其頻率為7.6KHZ，我們發現其傳輸信號上有由于阻抗匹配問題導致過激震蕩現象，此過激震蕩引發EMI發射。
目前使用的CPU為CMOS工藝，上拉和下拉電阻都為600HM左右，但仍小于PCB TRACE的Zo（幾百OHM左右），在負載阻抗大時仍會產生反射震蕩。
有過激現象時的RADIATION
反射改善
通過AC阻抗匹配（適用于周期出現的信號），在靠近CPU PIN腳加入RC網絡（R=Zo，C=102），可以很好地消除過激，如下圖。
實際測試中，發現去掉R也有相似的效果，故終采用102消除過激。
改善后EMI圖形
電磁干擾EMI設計結論：
1.通過對電源的正確去藕處理，及晶振部分的合理布線，可得到事半功倍的效果。
2.盡量減少長走線，避免形成強發射天線。
3.周期高頻信號線注意阻抗匹配，盡量避免走貫孔，形成阻抗斷點從而造成反射。
環測威專業解決產品電磁干擾EMI、電磁兼容EMC測試問題，提供設計指導和整改方案，詳情咨詢免費電話：4008-707-283
閱讀本文的人還閱讀了：
